主营业务：公司是一家专注于提供一站式芯片定制服务的集成电路设计服务企业,致力于为客户提供高价值、差异化的芯片设计服务
经营范围：集成电路的设计、研发,软件的研发、制作,销售自产产品,并提供相关技术咨询和技术服务,上述同类产品的批发佣金代理(拍卖除外)。依法须经批准的项目,经相关部门批准后方可开展经营活动。
灿芯半导体(上海)股份有限公司(灿芯股份,688691)是一家提供一站式定制芯片及IP的高新技术企业,为客户提供从芯片规格制定、架构设计到芯片成品的一站式服务,致力于为客户提供高价值、差异化的解决方案。
灿芯半导体的“YOU”系列IP和YouSiP(Silicon-Platform)解决方案,经过了完整的流片测试验证。
其中YouSiP方案可以为系统公司、无厂半导体公司提供原型设计参考,从而快速赢得市场。
灿芯半导体成立于2008年,总部位于中国上海,为客户提供全方位的优质服务。
(一)报告期内主要财务表现1、营业收入情况(1)按业务类型构成情况2025年度,公司实现营业收入72,444.62万元,均为一站式芯片定制服务收入。
公司营业收入按业务类型可分为芯片设计业务收入和芯片量产业务收入。
报告期内,公司芯片设计业务实现收入36,732.54万元,较去年同期上升30.69%,公司芯片设计业务报告期内发展情况良好。
公司2025年度完成流片验证的项目数量为275个,较2024年增长44.74%。
芯片量产业务实现收入35,712.08万元,较去年同期下降55.83%,主要系本报告期部分客户因其需求变化对公司采购下降所致。
报告期内,随着客户需求逐渐恢复及部分项目逐步导入量产阶段,公司芯片量产业务环比呈现改善态势,公司2025年下半年芯片量产业务收入较2025年上半年增长54.82%。
(2)按服务类型构成情况公司营业收入按服务类型可分为全定制服务和工程定制服务,区分公司全定制服务与工程定制服务的分界点为设计数据校验环节。
报告期内公司全定制服务实现收入30,031.75万元,较去年同期下降51.96%,工程定制服务实现收入42,412.87万元,较去年同期下降8.71%。
报告期内,受部分全定制服务项目客户需求变动影响,公司全定制服务收入占比较去年有所下降。
(3)按应用领域构成情况公司为客户提供芯片定制服务并最终转化为客户品牌的芯片产品被广泛运用于物联网、工业控制、消费电子、网络通信、智慧城市等行业。
(4)按客户群体构成情况从客户群体而言,公司下游客户主要为系统厂商和芯片设计公司,系统厂商是指面向终端应用提供整机系统设备的厂商;芯片设计公司是指从事自有品牌芯片产品设计研发及销售的企业。
公司本期来自于系统厂商、芯片设计公司及其他类型客户的收入占比分别为14.44%、75.40%和10.16%。
(5)在手订单情况截至2025年12月31日,公司在手订单合计金额为9.00亿元(含税,下同),其中芯片设计业务在手订单2.85亿元,芯片量产业务在手订单6.16亿元。
2、盈利能力情况(1)毛利及毛利率情况2025年度,公司综合毛利率为15.98%,较去年同期下降9.23个百分点。
2025年度,公司综合毛利率有所下降,主要系全定制服务收入占比降低及该类业务整体毛利率下降所致。
一方面,受下游客户需求波动影响,全定制服务中的量产业务收入同比下降较多,导致全定制服务在营业收入中的占比较上年同期有所下降;另一方面,公司基于战略考虑,对部分全定制服务项目实施了策略性定价,致使报告期内全定制服务的毛利率亦有所回落。
(2)期间费用情况公司2025年度期间费用合计2.60亿元,较去年同期增加4,810.64万元,同比增长22.67%。
公司高度重视研发创新对于公司保持长期竞争力的重要作用,2025年度持续围绕“IP+平台”开展研发工作,本年度共发生研发费用1.79亿元,同比增长40.15%,研发费用率为24.73%,同比增加13.00个百分点。
(3)净利润情况2025年度,受前述营业收入和毛利率下降及期间费用增长等因素影响,公司2025年度实现归属于母公司所有者的净利润-11,032.08万元,归属于母公司所有者扣除非经常性损益后的净利润-12,065.50万元。
(二)报告期内经营管理工作推进情况1、聚焦主业发展,深耕高价值、差异化的一站式芯片定制服务公司致力于为下游客户提供高价值、差异化的一站式芯片定制服务,借助公司自身在工艺、自主IP及SoC核心技术方面的优势,公司与业内知名的系统厂商和芯片设计企业开展合作,持续提升公司竞争力。
本报告期内,公司提供芯片设计服务的用于国产测试机台的芯片成功流片,该芯片基于SMIC40LL工艺,实现了1,600Mbps的DDRIO接口吞吐率,支持4通道的激励输出和对比,同时每个通道拥有256组Time-Sets的Edge选择,实现了测试机台高速数字信号的全相位采集,同时集成了温度传感器,处理器能够根据温度信息动态调整内部电路的Skew值。
该芯片MPW版本一次成功,达到客户机台测试数字芯片的需要。
目前该项目的NTO版本正在准备中,后续进入量产阶段后有望解决测试机台主控芯片的国产替代需求。
本报告期内,公司提供芯片设计服务的智能网络芯片成功流片,该项目在国产特殊工艺平台上进行设计实现,是公司在此工艺平台上的首个项目,也为公司后续在此平台上开展新项目的设计及量产奠定了良好的基础。
该项目具有设计规模大、设计难度高的特点,在后端设计方面为公司历史上子模块数量最多的项目,为公司厘清了更大规模更多模块数量设计项目的设计流程,为未来同类或更大规模项目的设计实现打下了良好的基础。
本报告期内,公司提供芯片设计服务的单点LED驱动芯片目前已通过第二次MPW优化功能验证并转入NTO阶段,预计将于2026年内进行风险量产。
该芯片采用创新的单点LED驱动应用设计方案,其最大挑战在于单颗Die面积以及光学影响。
经公司设计团队反复优化,目前已经将芯片面积压缩至单张晶圆55万颗的量级并对光学影响做了屏蔽优化。
该芯片具有较大的市场需求,后续有望为公司贡献持续的量产业务收入。
目前,公司提供芯片设计服务的工业5G芯片正在设计过程中,预计将于2026年内流片。
该项目使用工业5GuRLLC技术,可以满足广泛的工业控制基础需求,解决了传统工业控制场景下的线束问题,下游应用领域包括智能车间、工业机器人等的实时通信。
该项目基于SMIC28nmHKC+工艺,内嵌多个公司自研的高速接口IP,同时复用公司前期类似项目的设计经验,有望实现对客户的快速交付及量产导入。
公司提供芯片设计服务的车规ECU芯片正在设计过程中,预计将于2026年内流片。
该项目按照车规功能安全ASILD标准设计车用ECU控制芯片,不仅需要在系统架构、IP设计、DFT设计、布局布线等各个环节满足ACQ100的基本指标以及功能安全的需求,还需要满足商用芯片在面积、功耗、性能方面的要求。
该项目将进一步提升公司在车规及功能安全领域的设计能力及项目经验,随着国内新能源汽车市场的发展,公司在相关领域的商业客户数量亦有望同步增长。
2、强化研发创新,稳步推进“IP+平台”技术体系建设公司高度重视研发创新,致力于持续增强自身的技术储备及核心技术能力。
报告期内,公司积极推进募投项目实施,扩充研发队伍规模,2025年度研发费用为17,916.90万元,较上年同期增加5,132.53万元,同比增长40.15%,占公司营业收入比例达到24.73%。
公司本期新申请发明专利34项,新获授权发明专利34项,截至报告期末,公司共有发明专利132项,实用新型专利27项,软件著作权32项,集成电路布图设计专有权18项。
同时,报告期内公司持续围绕“IP+平台”开展研发工作,在高速接口IP、高性能模拟IP及系统级芯片平台方面持续取得研发进展,具体如下:(1)高速接口IP方面:①DDR:公司基于28nmHKC+工艺的72bitDDR、LPDDRIP设计验证成功,最高速率达到2,667Mbps,已实现量产交付;基于28nmHKD2.5V工艺的DDR、LPDDRIP设计验证成功,最高速率达到2,667Mbps;基于28nmHKD1.8V工艺的DDR、LPDDRIP设计验证成功,最高速率达到3200Mbps;基于22nm工艺平台的DDR5IP设计完成,DDR5IP核技术是支撑新一代高性能计算芯片的关键模块,主要涵盖控制器、PHY物理层及完整子系统解决方案。
②SerDes与PCIe:公司基于28nmHKD1.8V工艺的16GbpsSerDesIP及PCIe4IP设计验证成功,已实现量产交付;公司已开展基于28nm工艺平台的32GbpsSerDesIP的设计完成并流片,实现了在28nm工艺上32GbpsPCIE5IP及28Gbps高速以太网IP的重要布局,未来将用于28Gbps以上以太网物理层芯片及车载高速视频传输芯片等领域。
③MIPI:公司基于28nmHKD1.8V工艺的4.5GbpsMIPIDPHYIP设计验证成功;基于28nmHKE2.5V工艺的MIPIC/DPHYComboIP设计完成并流片,速率高达DPHYV2.14.5Gbps,CPHYV1.23.5Gbps。
④PSRAM:公司基于28nmHKD2.5V工艺的PSRAMIP实现客户交付;基于28nmHKE2.5V工艺的PSRAMIP设计完成并流片。
⑤TCAM:公司基于28nmHKC+工艺TCAMIP设计验证成功,最高速率可达到900MHz,基于28nmHKE工艺TCAMIP设计完成并流片,最高速率可达到1GHz。
(2)高性能模拟IP方面:①ADC:公司基于28nmHKD1.8V工艺12bitSARADCIP已经通过流片硅验证成功,最高采样率达到125Msps,有效位超过10bit;基于28nmHKD2.5V工艺12bitSARADCIP已成功完成流片硅验证,最高采样率达到125Msps,有效位达到10bit以上。
上述ADCIP重点布局于高性能通讯及工控自动化领域。
未来,公司将以此为基础,进一步开发500Msps高速ADC,以应用于高速以太网、无线通讯等前沿系统级芯片领域。
公司基于前期40nmLL工艺16bitADC的成功经验,已针对40nmEF工艺平台完成IP的性能提升与优化设计,并进入硅验证阶段。
同时,为满足不断变化的市场需求,公司还对用于提升IP集成度的外围电路模块进行了升级与优化。
②PLL:公司基于28nmHKD1.8V工艺的PLLIP设计验证成功;基于28nmHKD2.5V工艺PLLIP设计验证成功,最高速率达到4.5GHz,并实现客户交付;基于28nmHKE2.5V工艺PLLIP设计完成并流片,最高速率达到4.5GHz;基于28nmHKE1.8V工艺PLLIP设计完成并流片,最高速率达到6.4GHz。
③PMU:公司基于40nmEF工艺的宽压低功耗电源管理IP平台设计完成进入验证阶段。
(3)系统级芯片平台研发方面:①车规平台方面:公司基于40nmEFlash的车规双核锁步MCU平台目前已经MPW回片,并完成点亮测试和基本功能验证,验证结果正常并达到平台研发预期。
②端侧AI平台方面:公司基于28nm工艺实现AIISP、大小核CPU、NPU、NOC总线、高速SerDes接口等集成,目前已完成第二版设计迭代并在FPGA上原型验证通过。
下一步结合进一步具体功能场景,实现图像识别的模型落地,并推动客户端应用的部署。
③自动测试平台方面:公司已分别实现MIPI、SerDes、PCIe、DDR、ADC、RF、TCAM、PSRAM、EMMC的自动化测试系统搭建,并在实际项目中得以应用验证,测试数据的一致性有保证,测试效率大幅度提高。
目前该项目根据公司更多的实际项目需求,进一步拓展并丰富功能,如USB、DAC等测试,同时逐步支持远程访问与控制。
3、拓展新兴市场,重点布局车规级芯片、人工智能及先进封装等战略方向公司持续加大在车规级芯片平台方面的投入力度。
近年来随着汽车在智能化、电气化和网联化方面的不断深入发展,高性能车规MCU的重要性与日俱增,作为汽车智能化、电动化的“大脑”,其作用亦从传统控制扩展到数据处理、数据保护和生态协同等,在基础控制功能之外还涉及到复杂的数据处理、实时决策和安全保障的功能需求,是汽车电子领域重要的组成部分及未来重要的发展方向之一。
公司自研的车规MCU平台在本报告期内已经MPW回片,并完成点亮测试和基本功能验证,验证结果正常并达到平台研发预期。
该平台采用双核设计,通过冗余核、ECC内存、故障自检(BIST)等机制保证了芯片性能,同时通过锁步核(LockstepCore)实时比对运算结果从而检测硬件故障提供了安全保障。
总体而言,公司自研的车规MCU平台具有高性能、强稳定性、多重数据保护能力、高实时性、外设接口丰富等特点,上述特点亦使得其能够适用于多个应用场景,包括动力控制总成(如新能源车的电机控制、燃油车的燃油喷射控制等),底盘系统(如电子稳定程序、主动悬架控制等),传感器融合等。
依托公司在车规MCU方面的投入、丰富的自有IP以及芯片定制方面的项目经验和技术优势,公司未来能够满足汽车电子领域不同客户的多样性需求,强化公司在该领域的核心竞争力。
在人工智能、数据中心及智能汽车等领域的强劲需求驱动下,高速接口IP技术正加速迭代,成为芯片设计的核心支撑之一。
公司在多工艺平台IP研发领域取得多项积极进展。
基于28HKC+工艺平台的DDR、SerDes、PCIe、MIPI、USB等高速接口IP已完成验证并实现量产交付,能够为数据中心AI加速芯片、车载SoC等高性能场景需求提供支持,同时上述IP集成先进信号完整性(SI)和电源完整性(PI)设计,能够提升IP在复杂电磁环境下的可靠性。
在28HKD工艺平台上,全线DDR、SerDes、PCIe、MIPI、USB等高速接口IP完成客户小批量验证,新增的PSRAM和EMMCIP产品线进一步补充了公司在低功耗存储接口领域的布局。
与此同时,公司基于28nm工艺平台的32GbpsSerDesIP的设计开发完成并进入流片验证阶段,重点布局高速互连技术储备,未来将用于28Gbps以上以太网物理层芯片及车载高速视频传输芯片等领域,该技术匹配IEEE802.3标准(如10GBASE-KR、25GBASE-KR),调试过程涉及自协商(Auto-Negotiation)和链路训练(LinkTraining)机制;此外,公司基于22nm工艺平台的DDR5IP设计完成,DDR5IP核技术是支撑新一代高性能计算芯片的关键模块,主要涵盖控制器、PHY物理层及完整子系统解决方案,通过高速率、低功耗及创新架构设计,已深度融入AI计算、数据中心、移动终端及工业控制等高性能领域。
公司亦进一步结合3D封装技术优化IP互连效率,上述IP适配Chiplet架构对高带宽、低延迟的需求,能够助力客户实现异构集成设计。
结合公司自研IP库(包括DDR、SerDes等)与YouSiP硅验证平台,公司得以协助客户缩短从设计到流片的周期,降低多工艺适配风险,同时通过IP模块化复用,能够快速响应并实现客户定制化需求,例如针对AI推理芯片优化PCIe协议栈等,从而进一步提升了公司一站式芯片定制服务能力。
公司目前还在与封装厂商合作开发2.5D/3D互连方案,进一步强化接口IP在先进封装中的信号传输效率。
在2.5D/3D先进封装领域,公司已经着手建立相应的设计环境和流程,具体包括设计工具采购、协同设计流程建立、系统级的架构和全芯片Floorplan的早期分析和优化、Bump/TSV阵列快捷规划、多芯片通信的吞吐量和延迟分析,多芯片堆叠的热管理和散热方法。
目前已完成了相应设计流程和物理场联合仿真的建立,并整合到公司自研ICONE设计系统。
能够支持从物理实现到封装仿真的全流程实现。
4、夯实治理基础,健全治理体系并积极回报股东报告期内,公司持续强化制度建设和内控体系建设,不断提升公司管理水平、法人治理水平和规范运作水平。
公司积极落实中国证监会《关于新<公司法>配套制度规则实施相关过渡期安排》,按照新《公司法》及新修订的《上市公司章程指引》《上市公司股东会规则》等法律法规及规范性文件的要求,对《公司章程》《股东会议事规则》及相关公司治理制度进行了修订。
同时公司积极推进监事会改革工作,由董事会审计委员会行使原监事会的职权,不再设监事会。
此外公司于2025年6月根据修订后《公司章程》要求,由职工代表大会选举产生1名职工董事,进一步完善了公司的法人治理结构,推动公司和职工共同发展。
公司牢固树立以投资者为本的理念,于2025年5月29日召开的年度股东大会审议通过了2024年度利润分配方案,向全体股东每10股派发现金股利1.70元(含税),合计派发现金股利人民币2,040.00万元,占2024年度公司实现归属于上市公司股东净利润的33.42%,上述利润分配方案已于2025年7月实施。
公司重视与投资者的沟通交流工作,报告期内分别参加了“2025年上海辖区上市公司年报集体业绩说明会暨2025年第一季度业绩说明会”、“2025年半年度科创板芯片设计行业集体业绩说明会”、“2025年上海辖区上市公司集体接待日暨中报业绩说明会活动”和“2025年上海辖区上市公司三季报集体业绩说明会”,同时公司积极开展投资者接待交流活动,加深投资者对公司的认识,强化公司在资本市场的形象,促进公司与投资者的良性互动。
此外公司亦于报告期内制定并审议通过《市值管理制度》,进一步提升公司投资价值,规范公司的市值管理行为,加强对股东的回报能力。
灿芯半导体(上海)股份有限公司前身灿芯有限设立于2008年7月17日,系由香港灿芯出资设立的有限责任公司,设立时注册资本为300万美元。
2008年7月10日,上海市张江高科技园区管理委员会出具《关于灿芯半导体(上海)有限公司设立的批复》(沪张江园区管项字(2008)331号),批准香港灿芯设立灿芯有限。
2008年7月14日取得上海市人民政府核发的《中华人民共和国外商投资企业批准证书》(商外资沪张独资字[2008]2141号)。
2008年7月17日,灿芯有限取得上海市工商行政管理局浦东新区分局核发的《企业法人营业执照》(注册号:310115400247502)。
2021年1月5日,灿芯有限召开董事会并作出决议,同意灿芯有限整体变更为股份有限公司。
同日,灿芯有限全体股东签署《发起人协议》。
根据立信会计师事务所(特殊普通合伙)于2021年1月5日出具的《审计报告》(信会师报字[2021]第ZA10024号),确认灿芯有限截至2020年11月30日经审计的账面净资产为397,435,527.92元;根据上海申威资产评估有限公司于2021年1月5日出具的《评估报告》(沪申威评报字[2020]第1288号),确认灿芯有限截至2020年11月30日经审计的账面净资产评估值为433,574,465.57元。
灿芯有限以2020年11月30日为基准日经立信会计师事务所(特殊普通合伙)审计的账面净资产397,435,527.92元按照1:0.2265的比例折合成股本90,000,000股,每股面值为人民币1.00元,剩余部分计入股份公司的资本公积。
2021年1月20日,发起人召开灿芯半导体(上海)股份有限公司创立大会暨第一次股东大会并作出决议,审议通过了股份公司设立的相关议案。
2021年2月5日,灿芯股份完成本次变更的工商登记手续,并取得由上海市市场监督管理局换发的《营业执照》(统一社会信用代码:91310115677813273L)。