主营业务：从事用于集成电路设计、制造和封装的EDA工具软件开发、销售及相关服务业务
经营范围：技术推广服务;软件设计;产品设计;计算机系统服务;货物进出口、代理进出口、技术进出口;集成电路设计;出租办公用房;软件开发;销售电子产品。(市场主体依法自主选择经营项目,开展经营活动;依法须经批准的项目,经相关部门批准后依批准的内容开展经营活动;不得从事国家和本市产业政策禁止和限制类项目的经营活动。)
北京华大九天科技股份有限公司(简称“华大九天”)成立于2009年,一直聚焦于EDA工具的开发、销售及相关服务业务,致力于成为全流程、全领域、全球领先的EDA提供商。
华大九天主要产品包括模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统、数字电路设计EDA工具、平板显示电路设计全流程EDA工具系统、晶圆制造EDA工具和先进封装设计EDA工具等软件,并围绕相关领域提供技术开发服务。
产品和服务主要应用于集成电路设计、制造及封装领域。
华大九天总部位于北京,在南京、成都、深圳、上海、香港、广州、北京亦庄和西安等地设有全资子公司,在武汉、厦门等地设有分支机构。
(一)公司主要业务公司主要从事用于集成电路设计、制造和封装的EDA工具软件开发、销售及相关服务业务。
EDA是ElectronicDesignAutomation的简称,即电子设计自动化。
运用EDA技术形成的工具称为EDA工具。
打开芯片的封装外壳,在高倍显微镜下对其表面进行观察,将会看到无数规则摆放的器件和连线,这就是芯片的版图。
设计和制造这个版图的各个环节都需要用到相应的EDA工具。
EDA工具是集成电路设计、制造、封装、测试等工作的必备工具,是贯穿整个集成电路产业链的战略基础支柱之一。
随着集成电路产业的快速发展,设计规模、复杂度、工艺先进性等不断提升,EDA工具的作用更加突出,已成为提高集成电路设计效率、加速产业技术进步与革新的关键因素。
报告期内,公司获得的称号及奖项如下:1、获得多家客户“全球金牌供应商”、“战略核心EDA合作伙伴”等称号;2、携手国内知名大学斩获集成电路国家级赛事2025中国研究生创“芯”大赛EDA精英挑战赛最高奖项“麒麟杯”;3、成为“中央企业品牌引领行动第二批创建成果”之一,是国产EDA领域获此殊荣的标杆。
经过多年的持续研发和技术积累,截至2025年12月31日,公司已获得授权专利402项和已登记软件著作权186项。
报告期内,公司EDA领域研发投入金额为85,917.51万元,主要用于集成电路设计及制造领域的EDA工具研发。
截至本报告期末,公司拥有员工1460人,其中研发技术人员1077人,占公司员工总数的74%。
研发团队中硕士研究生及以上学历773人,占研发人员总数的72%。
截至本报告期末,公司核心技术人员未有离职情况。
(二)报告期内公司产品及服务进展情况1、公司产品进展及生态建设情况公司秉持技术驱动发展战略,持续加大研发投入,凭借硬核创新突破关键技术壁垒,在数字芯片设计EDA系统、模拟设计EDA系统、存储芯片设计EDA系统、先进封装EDA系统及3DIC设计EDA系统等领域取得重大突破,相关产品已成功导入国内龙头芯片设计和制造企业的核心设计流程,有力支撑了客户的产品开发和大规模量产。
报告期内,公司成功新推出了11款EDA核心工具、创新性地构建了9大关键核心解决方案。
此外,公司以AI创新、3DIC突破和生态跃迁三大核心业务构建战略增长极:一是,AI+EDA实现双向赋能打造“智能设计-智能硬件”闭环,不仅通过EDA智能设计驱动AI芯片设计效率革命、降低大模型训练成本、提升AI算力,同时大模型及算力提升反向带动EDA开发效率和业务提升;二是,依托国内唯一3DIC全流程EDA解决方案,率先突破2.5D/3D异构集成技术壁垒,抢占后摩尔时代算力芯片、存储芯片等制高点,具备很高的技术溢价能力;三是,通过PDK生态+数据底座自主化,构建设计-制造-场景全链路闭环,突破国产先进工艺生态壁垒。
技术壁垒与国产替代双重红利叠加下,该三大核心业务相互协同,一方面有力支撑国产先进工艺设计,打造公司未来高成长引擎;另一方面抢抓时代先机,引领国产EDA创新方向,奋力在新赛道上实现弯道超车,成为全球EDA行业不可忽视的中国力量。
在AI创新方面,公司实现了AI+EDA双向赋能。
一方面,通过AI赋能EDA工具革新。
公司工艺诊断分析平台Vision通过AI图像处理技术实现全链路协同分析自动化,在晶圆轮廓预测、扫描电镜图像处理等领域取得突破性进展,晶圆图像量测工具VisionID的轮廓提取效率提升2倍以上,晶圆轮廓预测工具VisionHP的平均预测误差控制在2nm以下。
新推出PyAether智能体AetherCoder和平板显示电路物理验证伪错过滤工具ArgusFPDTriageAI,提升了工具智能化水平;另一方面,EDA工具的创新反哺AI芯片发展,赋能AI芯片设计。
分别通过AetherCoder和ArgusFPDTriageAI提升了芯片设计效率;Vision解决了先进工艺芯片良率瓶颈;电源完整性分析签核工具HimaEMIR精准定位AI芯片在高算力、高功耗下的供电不稳与金属线老化风险,大幅压缩芯片设计迭代周期、提升流片成功率与有效算力输出,从而降低大模型训练成本。
此外,公司自主开发的智能问答客服系统“天问”,依托AI大模型的自适应学习能力,实现常见问题的秒级响应,技术支持效率和客户满意度显著提高。
AI+EDA双向赋能形成“智能设计-智能硬件”的正向循环,为半导体产业智能化转型提供关键支撑,助力全球AI芯片市场规模不断突破,从而带动公司在AI芯片领域EDA市场规模的突破。
在3DIC方面,公司前瞻性洞察到当前AI、GPU、存储等芯片正依托3DIC技术突破后摩尔时代先进工艺及算力瓶颈,在3DIC设计EDA领域提前布局,构建了覆盖从异构集成三维芯片协同设计到验证的全流程解决方案,填补了国内高端3DIC设计工具的空白,是国内唯一的3DIC设计验证全流程EDA提供商。
报告期内,公司新推出首款业界领先的Argus3DIC物理验证平台,全面支持2.5D/3D异构集成封装设计,可实现3DIC多元化协同设计到封装的全链路物理验证。
在生态建设方面,公司联合产业联盟及合作伙伴,共同推进国产数据底座和标准体系的建设,逐步摆脱了对国外关键技术的依赖,实现了数据底座的自主可控。
同时,公司与国内晶圆代工厂深度合作,开发的PDK套件覆盖国内晶圆代工厂70%以上的工艺节点,与公司全流程EDA产品互相配合形成闭环解决方案,推动国产EDA工具的大规模应用。
公司的技术底座与生态协同有效推动国产化先进工艺的持续迭代与自主突破,不仅全面提升产品适配与工程化能力,更以核心工具链牵引产业链自主升级,构建起从设计工具、先进工艺到场景应用的健全生态,成为我国先进工艺自主发展不可或缺的关键力量。
在数字电路设计EDA领域,公司持续加大研发投入,新推出了四款产品,分别是数字仿真验证工具HimaSim、静态时序分析签核工具HimaTime、数字SoC电源完整性分析签核工具HimaEMIR和数字芯片物理验证签核工具ArgusSoC等用于数字芯片仿真验证和签核的核心EDA产品,不仅构建了完整的数字芯片验证和签核解决方案,而且丰富了公司数字EDA工具产品线,产品种类已覆盖数字电路设计主要工具的80%。
在模拟电路设计EDA领域,公司新推出了四款产品,分别是智能化及自动化设计平台AndesAMS、数模混合仿真工具ALPSCS、可靠性仿真工具ALPSRelion和PyAether智能体AetherCoder。
AndesAMS颠覆了传统设计模式,通过自动化流程,提升设计效率2倍以上;ALPSCS支持千万晶体管级超大规模数模混合仿真,可无缝对接UVM验证环境,具备高易用性与强可移植性,能够快速切入现有仿真流程,大幅降低客户流程迁移成本;ALPSRelion支持老化仿真、过压仿真、失效分析及良率分析,广泛应用于模拟、存储、射频电路设计,满足车规电子、工业电子及消费电子等领域日益增加的可靠性仿真需求;基于大语言模型(LLM)的PyAether智能体AetherCoder,核心打造两大功能模块APISearch模块(智能化API检索与信息匹配)和智能Coder模块(基于自然语言的自动化代码生成),分别解决开发过程中API检索与代码生成的关键问题,形成从资源查询到代码实现的一体化技术支持体系,缩短用户设计周期,降低开发成本。
在存储电路设计EDA领域,公司全流程产品已经被大规模应用于头部存储芯片企业,有力支撑了国内存储芯片企业的长期健康发展。
在射频电路设计EDA领域,公司全流程产品与国内合作伙伴的3D电磁仿真工具集成,拓展了射频微系统应用领域的解决方案,同时新推出了声表面波滤波器(SAW)及体声波滤波器(BAW)前端设计解决方案,满足用户定制化滤波器模型开发要求。
该平台已在硅基和化合物半导体射频龙头企业得到应用。
在平板显示电路设计EDA领域,公司全流程产品已经在国内90%以上平板企业、前四大终端厂商、海外顶尖平板与终端巨头得到大规模应用。
公司独创的千万像素级版图签核技术,成功实现良率提升2-5%,设计周期缩短1倍,为千亿级平板显示产业集群的确定性增长注入强劲动力。
报告期内,公司新推出两款产品,包括智动化平台AndesFPD,借助智能化、自动化技术大幅提升设计效率;平板显示电路物理验证伪错过滤工具ArgusFPDTriageAI,通过多模态图像识别与大语言模型报错信息推理的双重验证机制,实现98%的同类型伪错过滤率且每万条数据处理时长低于30分钟,显著提升面板版图设计效率。
在晶圆制造EDA领域,公司构建了设计支撑完整解决方案、流片-光罩生成解决方案、良率分析解决方案和设计-制造协同优化(DTCO)解决方案,形成全流程技术支撑体系,为晶圆制造关键环节提供核心保障。
其中设计支撑解决方案是国内唯一覆盖从PDK开发,设计开发到流片服务的全链条平台;流片-光罩生成解决方案解决了先进工艺下大规模版图数据验证耗时长和TB(太字节)级光罩生成难以突破8小时的两大瓶颈问题;良率分析解决方案采用AI驱动技术前瞻性识别工艺缺陷,准确率达99%,有效助力客户快速提升产品良率;设计-制造协同优化(DTCO)解决方案从物性和电性两个方向指导工艺调优,促进设计更好的适配工艺,以取得更优的设计性能-功耗-面积(PPA)和工艺良率。
在先进封装设计EDA领域,公司先进封装EDA平台已具备支撑高端AI芯片、GPU、高性能处理器芯片等Chiplet芯粒设计的能力。
该平台解决了先进封装工艺下超大规模版图设计和物理验证的瓶颈,显著提升了超大规模芯片封装设计效率。
2、公司产品技术认证情况公司多款EDA工具获得晶圆制造商认证。
电路仿真工具ALPS获得8nm/5nm/4nm认证、晶体管级电源完整性分析工具Patron获得14nm认证、物理验证工具ArgusDRC/LVS获得28nm认证。
原理图/版图编辑工具Aether、电路仿真工具ALPS、物理验证工具Argus、寄生参数提取工具RCExplorer、功率器件可靠性分析工具Polas、晶体管级电源完整性分析工具Patron、单元库/IP质量验证工具Qualib和高精度时序仿真分析工具ICExplorer-XTime等八款工具获得ISO26262TCL3和IEC61508T2国际标准认证,能够支持汽车安全完整性标准最高ASILD级别的芯片设计。
3、公司技术服务进展情况除了在EDA工具领域持续发力外,公司工程技术服务也发展迅速,与EDA软件产品相互配合给客户带来更加丰富、高效的解决方案。
服务内容包括基础IP核开发、测试芯片设计、晶圆及IP核测试、SPICE模型提取、PDK开发等。
目前公司已成为国内领先的晶圆制造工程服务供应商和基础IP供应商。
(三)主要产品及服务公司产品包括全定制设计平台EDA工具系统、数字电路设计EDA工具系统、晶圆制造EDA工具、先进封装设计EDA工具和3DIC设计EDA工具等软件及相关技术服务。
其中,全定制设计平台EDA工具系统包括模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统和平板显示电路设计全流程EDA工具系统;技术服务主要包括基础IP、晶圆制造工程服务及其他相关服务。
公司产品和服务主要应用于集成电路设计、制造及封装领域。
1、公司EDA工具软件产品情况1.1全定制设计平台EDA工具系统全定制设计是一种所有器件和互连版图都以人工设计为主的设计方法,模拟电路设计、存储电路设计、射频电路设计和平板显示电路设计等均采用此设计方法。
所以,公司当前的全定制设计平台EDA工具系统包括模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统、平板显示电路设计全流程EDA工具系统。
另外,随着集成电路规模的逐渐扩大,全定制设计的自动化、智能化和集成化需求日益迫切。
报告期内,公司在现有全定制设计平台的基础上,基于统一数据库开发了全定制设计平台生态系统PyAether。
PyAether提供了1.2万个接口函数,使用户可实现自动化设计、自定义功能开发、工作流程优化、与第三方工具集成等。
报告期内,在AI技术的加持下,公司开发出了PyAether智能体AetherCoder,实现了PyAether接口函数智能查询和脚本自动生成。
用户无需记住准确的接口函数名称,只需用自然语言描述需求,AetherCoder便能快速找到对应的PyAether接口函数并提供使用说明和手册链接。
同时,该工具已具备PyAether脚本自动生成能力,用户仅需自然语言描述需求,AetherCoder将自行进行任务拆解,按照步骤调用代码生成智能体,最终输出完整代码。
任何人都可以在AetherCoder的帮助下,编写PyAether脚本,在模拟设计流程中体验自动化脚本带来的效率提升。
1.1.1模拟电路设计全流程EDA工具系统模拟集成电路设计是指对模拟电路进行结构设计、版图设计、功能和物理验证的全过程。
这一过程包括原理图编辑、电路仿真、版图编辑、物理验证、寄生参数提取、可靠性分析等环节。
模拟电路的设计从原理图设计开始。
原理图包含抽象化的器件符号及连线,这些符号表示晶体管、电阻、电容等。
为了确保电路工作正确,设计师需要用到电路仿真工具以模拟电路的功能、性能等,设计师根据仿真的结果不断优化电路设计。
仿真环节使设计师不用将电路真正制造出来去检查电路是否正确,节省了大量的时间和成本。
此后,芯片设计进入版图设计环节。
版图设计主要包括版图的布局和布线,通过版图设计工具将每个器件放置到合适位置,并用图形将各个器件进行正确的连接。
版图设计完成后,需进行物理验证,以确保版图与原理图一致并且符合晶圆制造的要求。
由于器件、金属线等都存在寄生电阻和电容,这些电阻电容会对电路的实际工作产生影响。
因此完成物理验证后,还需对版图进行寄生参数提取,产生包含寄生参数的后仿真电路网表,并通过后仿真来验证电路实际工作的各项功能和性能。
此外,由于压降的存在会直接影响器件的工作性能,而电流密度局部过大会导致金属连线和器件工作失效。
因此除了以上的各项验证环节外,压降和电流密度等可靠性分析也是模拟电路设计必不可少的验证环节。
公司是我国唯一能够提供模拟电路设计全流程EDA工具系统的本土EDA企业。
该EDA工具系统包括原理图编辑工具、版图编辑工具、设计智动化平台、电路仿真工具、物理验证工具、寄生参数提取工具和可靠性分析工具等,为用户提供了从电路到版图、从设计到验证的一站式完整解决方案。
公司模拟电路设计全流程EDA工具系统主要客户群体为集成电路设计企业,包括从事模拟芯片设计和大规模系统级芯片设计的企业,主要用于模拟芯片和系统级芯片中模拟电路模块的设计和验证。
模拟芯片主要包括电源管理类芯片和信号链芯片等。
电源管理芯片是在电子设备系统中担负起对电能的变换、分配、检测及其他电能管理职责的芯片,在不同产品应用中发挥不同的电压、电流管理功能,需要针对不同的应用采用不同的电路设计。
信号链芯片是系统中信号从输入到输出路径中使用的芯片,包括信号的采集、放大、传输、处理等功能。
系统级芯片包括网络芯片、智能手机处理器芯片等,这些芯片中也包含电源控制、数模转换等模拟设计模块。
模拟芯片和系统级芯片被广泛应用于计算机、网络通讯、数据中心、照明、家用电器、智能家居、消费类电子等领域。
报告期内,模拟电路设计平台Aether实现了对先进工艺节点的全面支持。
在前端电路图设计阶段,Aether平台可精准适配先进工艺下的器件模型、电气特性与设计规范,保障电路架构、信号连接与参数定义在先进工艺条件下稳定可靠,为后续物理实现奠定坚实基础;在后端版图实现阶段,全面兼容先进工艺的层次结构、尺寸规则与布局布线要求,支持高精度版图绘制、器件匹配与空间优化,确保从原理图到物理版图设计的无缝衔接。
无论是前沿工艺节点的复杂电路拓扑,还是精细化物理实现需求,Aether平台均能提供稳定、高效的设计能力,助力复杂芯片设计高效落地。
报告期内,公司原模拟设计自动化工具AndesAnalog工具增加了对逻辑模块的智能化和自动化布局布线支持,突破了只针对纯模拟电路进行自动化设计的局限,故更名为数模混合设计智动化工具AndesAMS,是“智能芯片设计工具”,通过AI算法替代人工操作,将传统设计流程中的重复性工作自动化。
该工具提供完整、高效的工艺迁移流程,专为芯片设计在不同工艺节点、代工厂及PDK版本之间的平滑迁移而构建,深度覆盖电路图与版图设计全流程,实现器件模型、电路连接、版图结构、设计约束等关键信息的自动化迁移与一致性校验,有效降低人工迁移带来的重复工作量与出错风险,提升设计效率2倍以上,助力设计项目向先进工艺节点升级、跨平台移植或多工艺兼容迭代。
报告期内,在电路仿真环节,公司新推出了数模混合仿真工具ALPSCS,实现模拟引擎ALPS与数字引擎HimaSim深度协同,成功打造了数模协同混合仿真解决方案。
该工具作为“数模混合芯片运行模拟器”,支持千万晶体管级超大规模数模混仿,全面兼容SPICE、Verilog-AMS、Verilog、SystemVerilog等语言格式,可无缝对接UVM(通用验证方法学)验证环境,具备高易用性与强可移植性,能够快速融入现有仿真流程,显著降低用户流程迁移成本。
同时,针对版图后仿真(PostSimulation)不符合预期时结果难以追踪及调试的痛点,ALPS创新性地推出了“前后仿节点匹配”技术,可快速引导设计工程师准确定位问题,大幅缩减了后仿真调试时间。
报告期内,在电路后仿真环节,公司新推出了可靠性仿真工具ALPSRelion,支持老化仿真、过压仿真、失效分析及良率分析,广泛应用于模拟、存储、射频电路设计领域。
该工具是“芯片可靠性压力测试仪”,能模拟芯片在极端环境(如高温、过压)下的表现,提前预测老化、失效等问题。
实现了多种可靠性场景交叉验证以及快速定位分析,提供一键式标准报告生成及自定义格式修改,与集成电路设计平台Aether无缝集成,满足车规电子、工业电子及消费电子等领域日益增加的可靠性仿真需求。
同时,该工具创新性的实现了针对存储电路的失效分析方法,具有高并行、高效率、高覆盖的技术特点,结合分层统计、后处理分析等便捷定位功能,实现存储电路故障分析的快速验证及迭代升级。
1.1.2存储电路设计全流程EDA工具系统存储芯片作为电子系统的粮仓、数据的载体,是集成电路中不可或缺的组成部分,在消费电子、智能终端等领域有着广泛的应用。
近年来随着汽车电子、5G通讯、物联网、可穿戴等热门新兴领域的崛起,以及中国在电子制造领域水平的不断进步,国内存储芯片产品的需求量逐年攀升。
存储电路设计流程与模拟电路类似,但因存储设计包含大量存储阵列单元,设计规模大、工艺制程特殊、设计可靠性要求高等特点,对存储电路设计工具提出了更高的要求,需要更大容量、适配存储设计特点的电路图版图设计平台、大容量快速仿真器以及适用于存储阵列特点的物理验证和高可靠性分析等工具。
存储电路设计的核心是全定制电路设计,公司针对存储电路设计特点提供了存储电路全定制设计全流程EDA工具系统。
该系统包括存储电路原理图编辑工具、存储电路版图编辑工具、电路仿真工具、存储电路快速仿真工具、存储电路物理验证工具、存储电路寄生参数提取工具和存储电路可靠性分析工具等,为用户提供了从电路到版图、从设计到验证的一站式完整解决方案。
公司存储电路设计全流程EDA工具系统,主要服务于集成电路领域的存储器设计及制造企业,以及系统级芯片设计企业中的存储模块设计团队。
针对存储电路设计,该系统支持包括但不限于静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)以及闪速存储器(Flash)、磁随机存取存储器(MRAM)等多种类型的存储芯片设计。
在设计存储电路时,需综合考虑数据的读写速度(数据存取的快慢)、功耗(耗电量大小)、可靠性(芯片耐用性)和集成度(芯片能容纳多少功能单元)等关键指标,公司提供的存储电路设计全流程EDA工具系统,提供从电路设计、仿真验证到版图生成的一站式服务,助力设计工程师优化存储电路性能、缩短设计周期、提升良率,从而提升产品的市场竞争力。
该系统设计的存储芯片产品,广泛应用于数据中心(如云计算服务器)、移动设备(如智能手机)、消费电子(如智能手表)、汽车电子(如车载导航系统)以及工业控制(如自动化生产线)等多个领域,为这些领域提供高速、高可靠性的存储解决方案。
在存储芯片的版图设计中,芯片内部存在大量重复的模块单元(例如存储单元阵列),报告期内,公司版图设计工具AetherLE开发的模块克隆技术(CloneGroup),可快速准确完成存储版图的重复模块单元设计。
在电路高西格玛(High-sigma)高良率仿真方面,存储电路快速仿真工具ALPSFS创新性地基于机器学习的AI+EDA方法,实现了对存储单元等阵列电路的高良率High-sigma(6sigma+,即每十亿次仿真,失效的仿真结果不超过2次)精准预测。
该方法仅需较少的仿真次数即可完成Highsigma高良率的精确模拟,在确保仿真精度的同时大幅提升了工作效率。
目前,存储电路设计全流程EDA工具系统已经被大规模应用于头部存储芯片企业,有力支撑了国内存储芯片企业的长期健康发展。
1.1.3射频电路设计全流程EDA工具系统射频电路是指能通过天线向外界发射或接收高频电磁波的电路,主要用于无线传输,在通信系统、航空航天、汽车雷达以及自动识别系统中具有广泛的应用。
随着无线通信技术的不断发展和智能设备的普及,射频芯片的需求持续增加,同时,5G毫米波通信和汽车电子等应用的快速增长也为射频集成电路行业迅速发展带来了更多机遇。
射频电路按照制造工艺的不同,分为硅基射频电路和化合物射频电路两大类。
其中,以CMOS工艺为主的硅基射频电路,成本较低且易与其他电路集成,广泛应用于无线通信系统;以砷化镓、磷化铟和氮化镓等工艺为主的化合物射频电路,频率高、噪声低、输出功率大,主要用于微波、毫米波频段的单片集成电路设计。
射频电路设计通常包括射频器件模型提取、电路原理图编辑、电路仿真、版图编辑、电磁场仿真、电路电磁场联合仿真、物理验证等多个环节。
公司射频电路设计全流程EDA工具系统是国内唯一的射频电路设计全流程EDA工具系统,具体包括射频模型提取工具、射频电路原理图编辑工具、射频电路版图编辑工具、射频电路仿真工具、射频电路物理验证工具等。
同时,通过开放标准接口集成了合作伙伴的电磁场仿真工具,实现了射频电路设计全流程的贯通,为用户提供了从电路到版图、从设计到仿真验证的完整解决方案。
公司射频电路设计全流程EDA工具系统主要客户群体为射频集成电路设计企业,包括从事射频芯片和模组设计的企业,主要用于射频芯片与模组的设计和验证。
射频集成电路主要用于无线信号的发射与接收,包括功率放大器、低噪声放大器、滤波器、开关、混频器、振荡器、衰减器等不同种类的芯片及多个芯片构成的模组,可广泛应用于智能手机、智能驾驶、5G通信等领域。
射频电路仿真工具ALPSRF支持GPU架构,通过将耗时大的计算任务迁移到GPU平台,结合自主研发的高性能矩阵求解算法提速可达10倍以上。
射频芯片后仿真耗时长,一般需要1-2周,ALPSRF在GPU算力加持下,后仿真时长可缩短至8小时之内,极大地提升了设计效率。
报告期内,公司化合物射频电路设计平台AetherMW在国内大客户实现全面落地,并与国内头部化合物射频代工制造厂商联合推出工艺设计套件(PDK)。
同时,实现了与国内合作伙伴的3D电磁仿真工具集成,推出了多目标电路优化技术,帮助设计者实现多变量、带约束场景下多目标的电路自动优化,大幅提高设计性能。
此外,公司新推出了声表面波滤波器(SAW)及体声波滤波器(BAW)前端设计解决方案,满足定制化滤波器模型开发要求,并结合多目标优化技术,实现滤波器整体性能的优化提升。
该方案已在国内头部客户得到应用落地。
报告期内,射频电路仿真工具ALPSRF在国内头部芯片设计企业中得到广泛应用,已将其列为标准设计流程默认工具,进一步巩固了该工具在高端射频仿真领域的核心地位。
1.1.4平板显示电路设计全流程EDA工具系统平板显示电路设计与模拟电路的设计理念、设计过程和设计原则有一定的相似性。
公司在已有模拟电路设计工具的基础上,结合平板显示电路设计的特点,开发了全球领先的平板显示电路设计全流程EDA工具系统。
该EDA工具系统包含平板显示电路设计器件模型提取工具、平板显示电路设计原理图编辑工具、平板显示电路设计版图编辑工具、平板显示电路设计电路仿真工具、平板显示电路设计物理验证工具、平板显示电路设计寄生参数提取工具、平板显示电路设计可靠性分析工具和光学临近效应优化工具等。
以上工具被集成在统一的设计平台中,为设计师提供了一套从原理图到版图,从设计到验证的一站式解决方案,为提高平板显示电路设计效率,保证设计质量提供了有力的工具支撑。
公司平板显示电路设计全流程EDA工具系统主要客户群体为平板设计企业和终端企业,主要用于平板显示电路的设计、验证和可靠性分析。
平板显示电路设计包括LCD/OLED矩形和异形设计、触摸屏设计等,广泛应用于家用电器、智能家居、消费类电子等领域。
目前全流程产品已经在国内九成以上平板企业、前四大终端厂商、海外顶尖平板与终端巨头得到大规模应用。
报告期内,公司推出了AndesFPD智动化平台,并创新开发了全球首款异形OLED面板智能版图设计工具AndesFPDOPanel。
该工具支持异形OLED面板版图的自动化生成,实现复杂异形版图的快速创建,将传统需要4-6周的人工缩短至1周以内。
此外,该工具采用极窄边框布局布线和多段电阻补偿技术,助力用户进行窄边框设计,显著提升OLED面板版图设计效率与品质。
报告期内,公司深度融合了AI技术,新推出平板显示电路设计物理验证伪错过滤工具ArgusFPDTriageAI。
该工具通过多模态图像识别与大语言模型报错信息推理的双重验证机制,实现同类型伪错过滤率超98%,每万条数据处理时长小于30分钟,显著提升了面板版图设计的检图效率。
1.2数字电路设计EDA工具系统数字电路设计是指电路功能设计、逻辑综合、物理实现以及电路和版图分析验证的过程。
这一过程通常分为数字前端和数字后端两部分,主要包括单元库建库、逻辑仿真、逻辑综合、布局布线、寄生参数提取、时序分析与优化、物理验证和版图集成与分析等环节。
数字前端设计流程从设计架构开始,用硬件语言对芯片功能进行描述编码;通过仿真工具进行逻辑仿真,检验设计代码的正确性;然后通过逻辑综合将设计代码映射到电路结构,输出描述数字电路结构的电路网表文件。
数字后端设计流程负责将前端设计生成的电路网表实现为可生产的物理版图。
通过布局布线工具将电路网表中使用到的各种单元和IP在版图上进行合理摆放、连接,形成布局布线后的电路网表和版图;对布局布线后的版图进行寄生参数提取,再进行时序分析和优化、物理验证等工作,确认设计不存在功能和物理规则上的问题;最后进行版图集成,形成最终交付晶圆代工厂生产的版图。
在数字电路设计EDA工具领域,公司加大研发投入,持续推出新产品。
公司产品包括特征化提取(K库)工具、单元库/IP核质量验证工具、数字仿真验证工具、逻辑综合工具、逻辑等效性检查工具、大规模数字寄生参数提取工具、静态时序分析签核工具、时序功耗优化工具、高精度时序仿真分析工具、数字SoC电源完整性分析签核工具、版图集成与分析工具和数字芯片物理验证签核工具等。
报告期内,公司新推出了数字仿真验证工具HimaSim、静态时序分析签核工具HimaTime、数字SOC电源完整性分析签核工具HimaEMIR和数字芯片物理验证签核工具ArgusSoC等四款用于数字芯片仿真验证和签核的核心EDA产品,不仅构建了完整的数字芯片验证和签核解决方案,而且丰富了公司数字EDA工具产品线,产品种类已覆盖数字电路设计主要工具的80%。
数字仿真验证工具HimaSim是“数字芯片运行模拟器”,通过反复测试设计图纸,提前发现潜在问题,确保芯片在实际生产前就能达到预期效果。
该工具采用一体化编译-仿真-调试架构,集成多项性能优化技术,为芯片设计提供高效精准的仿真环境。
另外,该工具与公司模拟仿真器ALPS深度协同,形成完整的数模混合设计与仿真解决方案,在保持高精度的同时将混仿效率提升至新高度。
目前已在数模混合设计客户实际项目中应用,混仿加速对比客户原流程可达2倍以上。
静态时序分析签核工具HimaTime是“芯片时钟校准仪”,通过分析信号传输时间,确保芯片内部各部件能精准配合,避免运行时间错误。
该工具基于创新的数据库架构,具备超大规模设计处理能力,支持3D层次化设计管理。
在相同内存占用情况下设计数据读取性能较业界标杆工具提升4倍,并实现了STA/ECO/P&R多视图数据融合,时序计算精度达到业界标杆工具水平,性能提升30%。
数字SoC电源完整性分析签核工具HimaEMIR是“芯片供电稳定性检测仪”,攻克了高算力AI芯片在先进制程下电迁移、电压降仿真慢与收敛难的行业瓶颈,通过模拟芯片运行时的电流变化,提前预警可能出现的过热、短路等风险。
该工具保障AI芯片在先进制程、高算力、高功耗下实现性能、可靠性与良率平衡采用全分布式并行架构,可处理50亿+以上单元实例(Instance)规模的电路分析,较业界标杆工具提速5倍且内存占用降低30%。
HimaEMIR以更快速度、更高精度完成全芯片电源完整性与可靠性签核,大幅压缩AI芯片设计迭代周期、提升流片成功率与有效算力输出。
这一突破打破了高端电源完整性EDA工具的海外垄断,实现核心环节自主可控,为我国先进AI芯片与高端数字芯片研发提供关键国产算力支撑,显著增强产业链供应链安全与产业创新效率。
数字芯片物理验证签核工具ArgusSoC是“芯片设计质检员”,在芯片设计完成后进行全面检查,确保版图符合制造要求。
该工具面对海量版图数据,通过优化多机多核分布式计算技术,性能较业界标杆工具提升1倍。
此外,面对大型SoC设计需要多部门多用户协作完成的工作场景,ArgusSoC提供“多用户、多角色、多状态Review”模式使大型SoC设计数万个DRC错误实现快速收敛,最终满足流片签核要求。
此外,ArgusSoC基于LEF/DEF数据实现了ESD可靠性分析流程,可提前2-4周排除大部分风险。
另外,公司创新性地构建了数字签核透视(SignoffInsight)解决方案,通过自主研发的TimingInsight、EMIRInsight和ReliabilityInsight三大核心技术,成功将传统STA/EMIR/PERC等签核验证技术前移至设计迭代阶段,在设计初期即可实现更精准的性能-功耗-面积(PPA)协同优化,避免后期反复修改设计,显著缩短研发周期并提升芯片质量。
在时序特征化提取领域,特征化提取系列工具取得多项突破。
单元库特征化提取工具Liberal实现对动态电路等特殊单元的支持;存储器特征化提取工具LiberalMem突破传统K库瓶颈,开发了静态时序路径分析和顶层仿真相结合的优化算法,除了在保证精度的情况下达到路径100%全覆盖外,相较于全电路仿真,性能提升8-10倍,为存储器产品快速推向市场提供了强有力的技术支撑;GPU加速版LiberalGT突破了LVF流程性能瓶颈,较传统CPU方案性能提升10倍,为先进工艺高性能芯片赢得先机;数模混合特征化提取工具LiberalIP的LVF方案已获得国际头部企业采购。
在数字芯片设计形式化验证领域,公司构建了国内唯一覆盖ASIC/SOC设计和FPGA设计的完整形式化验证解决方案。
包括:形式化验证工具HimaFormalMC、数字逻辑等价性检查工具HimaFormalEC、算子逻辑验证工具HimaFormalHiLEC和代码质量检查工具HimaFormalLint。
HimaFormalMC是一款使用最新形式化验证技术构建的形式化属性验证工具,凭借自主研发的高性能算法,较主流竞品有1.5倍性能优势,并提供断言自动机运行可视化功能,为复杂断言验证提供直观调试支撑,有效提升验证效率;HimaFormalEC是一款组合逻辑等价性检查工具,基于组合逻辑电路进行匹配和验证,采用了独立于综合工具的验证架构,可交叉检验综合环节的结果,发现并预防因工具缺陷或流程失误引入的逻辑错误。
在RTL对比和网表对比环节性能优势明显,与业界标杆工具有1.5倍以上性能优势;HimaFormalHiLEC支持为客户定制C++模型与RTL等价证明方案,解决业内主流软件无法解决的线性插值功能等复杂证明问题;HimaFormalLint是一款基于形式验证技术构建的设计规则检查工具,支持国军标GJB-9765与GJB-10157编码规范,可检测状态机死锁、活锁、未覆盖分支等深层次功能性缺陷,为高可靠芯片设计提供质量保障。
该解决方案已广泛应用于航空航天、智能计算及通信芯片等领域,显著提升设计一次成功率与验证收敛效率。
1.3晶圆制造EDA工具公司根据晶圆制造厂的工艺开发和IP核设计需求,提供了设计支撑完整解决方案、流片-光罩生成解决方案、良率分析解决方案和设计-制造协同优化(DTCO)解决方案,为晶圆制造厂提供了重要的EDA工具和技术支撑。
报告期内,公司重点打造的基于图形的工艺诊断分析平台Vision,通过“AI+图像处理”技术,构建了覆盖了设计-掩膜-晶圆-测试全生命周期的闭环管理体系。
该平台就像芯片生产的“智能监控系统”,通过深度整合设计意图与工艺数据,建立了“设计预判-制造干预-检测聚焦-测试追踪”的完整良率提升体系。
Vision具备先进的图像处理能力,可将检测/量测设备的图像轮廓与版图精准对齐,实现大规模量测数据的自动化分析。
借助AI能力,针对传统轮廓提取方法难以处理的低质量、多层图像等复杂场景,晶圆图像量测分析工具VisionID使整体轮廓提取效率提升2倍以上;晶圆轮廓预测工具VisionHP通过图像训练模型,能提前精准预测出版图在晶圆上的实际轮廓,误差控制在2nm以下,确保制造精度接近极限。
报告期内,光刻掩模版数据处理验证分析平台GoldMask系列工具实现多项技术突破。
该平台已全面兼容当前掩膜版行业所有的主流数据格式;通过核心算法深度优化,在确保GoldMaskFracture、GoldMaskMRC核心工具处理精度的前提下,效率分别实现2倍、1.5倍以上提升,大幅减少掩膜版数据准备时间。
该平台已在国内多家头部半导体企业应用落地,市场认可度持续提升。
在芯片量产的关键环节,公司构建流片-光罩生成解决方案,包括版图数据整合、DRC验证、冗余图形插入、图形匹配、光罩拼版及数据生成等关键环节。
其中,物理验证工具Argus在保证正确性的情况下性能较业界标杆工具提升1倍,已成为国内头部晶圆厂流片流程中的标准DRC检查工具,累计支撑数千款芯片成功签核流片。
光罩数据生成工具GoldMask凭借高精度高性能在国内领先的光罩厂完成光罩验证上万张。
在晶圆制造良率优化领域,公司创新性地整合XTime、ALPS、Qualib、XModel及Vision等工具,构建了完整的设计-制造协同优化(DTCO)解决方案。
该方案通过物性与电性双维度分析,实现了从设计到制造闭环良率提升分析机制。
电性分析路径采用“Design→SPICE→Silicon”逆向分析方法,精准定位工艺电性偏差根源,为工艺参数调优提供数据支撑,有效推动器件性能改善。
物性分析路径基于先进的特征图形提取技术,智能识别并筛选工艺高危点位,快速诊断由WeakPattern引发的系统性缺陷,实现良率问题定位效率提升。
1.4先进封装设计EDA工具封装是把晶圆厂生产出来的集成电路裸片(Die)放到一块起承载作用的基板上,用引线将Die上的集成电路与管脚互连,再把管脚引出来,然后固定包装成为一个整体。
它可以起到保护芯片的作用,相当于是芯片的外壳,不仅能固定、密封芯片,完成信号分配,还能增强其电热性能。
封装对集成电路而言非常重要。
传统封装通常是指将晶圆切割成单个芯片再进行封装的工艺形式。
随着电子产品不断追求高速化、小型化、系统化和低成本化,传统封装的局限性越来越突出,先进封装应运而生。
先进封装主要包括倒装芯片(FlipChip)封装、晶圆级封装(WaferLevelPackage)、2.5D封装和3D封装等。
先进封装采用先进的设计思路和集成工艺,对芯片进行封装级重构,有效满足了芯片小尺寸、高性能、高可靠性和低成本的要求,已被广泛应用于计算机、通信、消费类电子、医疗、航空航天等领域,极大推动了封装技术以及整个电子行业向前发展。
先进封装设计是指将多个小芯粒以2.5D中介板或3D堆叠的方式整合在一个封装体内,流程主要包括基板和中介转接板结构设计、版图设计、功能和物理验证等。
在先进封装的版图设计环节中,需要处理大量高密度I/O(输入/输出)管脚,这使得传统的手动布线耗时巨大,严重影响设计效率。
报告期内,公司先进封装自动布线工具Storm全面升级为先进封装设计平台,该平台除了支持业界主流的先进封装硅基工艺和有机RDL(ReDistributionLayer重布线层)工艺外,还支持硅桥+RDL异构整合形式的先进封装新工艺,实现了多芯片间的大规模互联布线、高密度逃逸式布线以及大面积电源地平面布线等功能。
用户可自主选择适配硅基工艺的曼哈顿图形布线或者有机RDL工艺的135度图形布线,大幅提升了先进封装版图设计效率,解决了先进封装设计流程中大规模版图布线效率低下的痛点问题,实现了先进封装布线自动化。
Storm支持了铜皮排气孔处理、手动跨层布线等功能,采用轨道布线和迷宫布线算法,支持主流的芯粒间跨金属层布线、全局硅通孔布线以及全局电源地平面布线,覆盖了主流先进封装的布线应用场景,实现了面向芯粒的转接板一体化版图设计。
在版图设计规则检查(DRC)方面,该工具实时DRC检查支持有机RDL工艺各类毛刺图形和异形版图的容差处理;在版图与原理图一致性检查(LVS)方面,该工具针对大规模多点连接短路定位困难的问题,开发的排查引擎可快速定位短路路径,解决了大规模多点连接短路排查效率低的问题;除了传统的开路、短路检查外,该工具还支持对微凸点的相关检查,形成了“版图设计及检查的一体化”设计流程,提高了用户设计效率。
报告期内,Storm打通了从封装网表读入、版图设计、在线分析和检查以及物理验证的全流程,新开发了设计规则管理器,解决了用户在设计中需要自定义各类复杂设计规则的问题;同时,针对先进封装版图设计中版图规模巨大的特点,进一步优化改善了各类版图批处理的时间,减少了全局修改等待时间50%以上,有效提升了版图设计的整体效率。
随着先进封装向小型化及高集成方向发展,大规模异形版图验证以及热效应导致的版图变形检查等成为亟待解决的问题,先进封装物理验证面临巨大挑战。
先进封装物理验证工具ArgusPKG针对先进封装版图设计中不规则图形导致的大量验证伪错问题以及版图变形等难题,采用了异形版图处理、容差处理、异构多芯片整合以及系统连接关系检查等关键核心技术,突破了先进封装转接板中电源地信号开路真假难辨的问题,并和先进封装自动布线工具深度耦合,让使用者在版图设计期间,就能快速根据局部区域和检查项目筛选进行快速设计规则检查,实现了验证前移,整体校错精度和效率都得到了大幅提升。
1.53DIC设计EDA工具在人工智能、无人驾驶、高性能计算等产业迅猛发展的浪潮下,高性能芯片已跃升为构筑产业竞争力的关键核心要素之一。
3DIC(三维集成电路)作为前沿半导体技术,采用垂直堆叠多层芯片的方式实现高密度集成。
这种创新技术大幅提升了集成密度,有效缩小芯片面积,缩短互连长度,显著降低信号延迟,全方位优化了芯片整体性能。
与传统平面集成电路截然不同,3DIC巧妙利用垂直方向的空间,将多个芯片层有序堆叠,并借助硅通孔(ThroughSiliconVia,TSV)等先进3D堆叠技术实现层间互连。
在3DIC设计中,不同工艺节点、不同类型的芯片能够集成于同一封装内,这一过程需综合考量低能耗、低延迟、高带宽、电磁兼容、散热优化以及复杂连线关系等多方面因素,追求整体性能的最优解。
这种复杂性为EDA工具在跨工艺节点的电路设计、版图实现、联合仿真及物理验证等环节带来了诸多全新挑战。
在3DIC设计EDA工具领域,公司已构建从异构集成三维芯片协同设计到验证的全流程解决方案,包括原理图和版图编辑工具Aether3DIC、物理验证平台Argus3DIC和电路仿真工具ALPS。
Aether3DIC面向多工艺设计,在传统2D设计基础上,创新性开发了多工艺融合、动态显示精度及跨芯片线网追踪等前沿技术,大幅提升了设计效率。
其特有的根据区域自动调整精度的显示机制极大优化了多芯片设计的显示效率,速度提升15倍。
Aether3DIC充分考虑用户习惯,沿用传统的2D操作方式即可轻松体验强大的3D线网追踪功能。
此外,该工具支持多芯片(Die)版图同步操作,包括绝对坐标同步、X轴与Y轴镜像同步。
借助镜像同步技术,能灵活适配各类应用场景。
报告期内,公司新推出了业界领先的Argus3DIC物理验证平台。
该平台提供包括3DStack、3DLVS、3DDRC、3DPERC(可编程电气规则检查)等全方位验证功能,全面支持2.5D/3D异构集成封装设计,可实现3DIC设计到封装的全链路物理验证。
Argus3DIC平台具备三大核心技术优势,一是3DStack功能支持千万级混合键合(HybridBonding)互连验证,较业界标杆工具性能提升5倍;二是创新的3DLVS全局验证技术,突破了传统分Die验证局限、支持多工艺复杂3D结构的一体化验证;三是完备的一站式全流程验证方案,将3DIC验证效率提升50%以上。
该平台已成功应用于多个先进封装项目中。
此外,公司电路仿真工具ALPS针对3DIC开发了跨工艺节点(Multi-Technology)联合仿真,实现了在同一个电路网表内灵活设置不同的器件模型库、电路环境温度和工艺参数选项,能精准融合不同工艺节点的器件特性,为3DIC跨工艺电路联合仿真提供了创新解决方案,助力设计人员早期发现并解决问题。
同时,随着3DIC技术的发展,多颗芯片被高度集成,元器件数量呈指数级增长,由此带来了规模庞大和结构复杂的设计挑战,对电路仿真的精度、效率与处理容量提出了更高要求。
ALPS以其卓越的大容量数据处理能力和高速运算性能,使得电路设计师能够在短时间内完成多次3DIC产品仿真迭代,显著加速了产品研发进程。
2、公司技术服务情况公司基于集成电路领域多年的技术积累建立了完善的自动化设计服务流程,为集成电路设计及制造客户提供相关设计服务。
同时配合公司全定制平台发展需要,在原有服务团队基础上拓展设计服务团队,推动全定制平台落地以及客户工艺平台设计迁移。
服务领域覆盖硅基半导体、化合物半导体、分立器件及封装等,服务内容包括测试芯片设计、晶圆及IP核测试、SPICE模型提取、PDK开发、基础IP核开发以及其他设计服务等。
晶圆制造工程服务团队具备丰富的行业经验和技术实力,长期专注于为客户提供高效、精准的晶圆制造所需测试、模型、PDK等开发与验证服务。
团队可以提供标准的一站式晶圆制造工程服务,更致力于为客户提供深度定制的专用解决方案。
作为客户信赖的合作伙伴,持续推动相关技术的创新与发展,助力客户在激烈的市场竞争中脱颖而出。
报告期内,公司大力投入基础IP核开发,目前已经成为国内领先的基础IP核供应商,能够提供单元库、SRAM编译器、IO库、一次性可编程存储器以及工艺测试验证芯片等基础IP核。
公司能够快速洞察客户需求,与国内外众多晶圆代工厂以及设计公司展开深入合作提供PPA领先的解决方案,并积极布局成熟平面工艺以及先进立体工艺。
目前在0.18um到国内最先进工艺节点多个工艺平台已经完成实际硅数据验证,并支持多家设计客户应用导入。
团队积累了丰富的先进节点电路设计、量产及产品良率提升经验,对于先进工艺的制程特点有深入了解,可更好配合工艺演进提升。
同时,建立专业的测试实验室,配备各类测试设备及专业测试人员,提供从测试板开发、封装规划到测试程序编写全流程开发服务。
截至目前已完成百余套性能优越、架构优化的基础IP核的设计及验证,成功支持了客户的产品设计。
在PDK开发服务领域,公司紧密结合国内晶圆代工厂的合作意愿及客户实际需求,针对国内主流晶圆代工厂的典型工艺,开展了系统的PDK开发工作,提升了国产PDK的覆盖率和兼容性。
目前已实现覆盖率超过70%,为国产EDA工具的大规模应用与推广奠定了坚实的技术基础。
通过生态协同模式,公司不仅增强了自身产品的市场适配能力,也带动了整个产业链的技术自主进程,形成了从工具、工艺到应用场景的良性互动与共同发展。
此外,公司技术服务与EDA软件产品相互配合,形成更加丰富、高效的用户解决方案,不仅能够有效解决用户流片过程中的痛点问题,还能给客户提供技术输出,助力客户团队成长。
EDA软件与技术的结合显著加速了当前国内先进工艺平台的设计导入、工艺开发与良率提升。
公司通过提供完善、卓越的产品与服务,增强了客户粘性,提高了品牌忠诚度,构筑起坚实的产业链优势。
(四)公司主要经营模式1、盈利模式公司主要从事EDA工具软件的开发、销售及相关服务,主要盈利模式如下:(1)公司EDA工具软件主要通过授权模式向客户销售,收取授权费。
公司对具体EDA工具软件产品的授权一般以合同约定的时间周期为限;(2)公司的技术服务业务主要按具体项目向客户收取服务费用,一般按照项目工作量和技术难度等因素综合定价。
随着行业技术不断革新,工艺要求不断提升,客户不断提出新的产品和服务需求,从而使得公司能够持续盈利。
2、采购模式公司作为提供工具软件及服务的企业而非生产型企业,业务流程不涉及生产环节,主要采购需求包括委托开发、房租物业、软硬件设备、外购产品、测试服务、技术服务等。
公司的采购模式分为单一来源采购、询价采购和招标三种。
针对某些领域仅有唯一企业能够提供相关服务的,公司选择单一来源采购;对于存在多家企业能够提供相关服务的,公司选择询价或招标两种采购模式。
对于软硬件、委托开发、测试服务和技术服务等采购需求,主要由需求部门提出采购申请,经相关各级领导审批后,由具体负责采购的部门进行采购。
3、研发模式4、销售模式公司目前通过直销的方式进行销售。
公司设立营销中心,负责市场推广及营销工作。
公司各类EDA软件产品和相关技术服务主要应用于集成电路设计、制造和封装领域。
公司一方面通过产品质量和服务质量等方面的优势吸引客户,另一方面通过行业会议、网络、展览等渠道对产品进行市场推广。
(五)市场地位1、公司在EDA工具软件领域市场份额居本土EDA企业首位公司通过十余年发展与持续创新,凭借模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统、数字电路设计EDA工具系统、平板显示电路设计全流程EDA工具系统、晶圆制造EDA工具和先进封装设计EDA工具等领域的优势,不断实现市场新突破。
截至2025年12月31日,公司已拥有700余家国内外知名客户。
2025年,公司实现营业收入132,497.66万元,同比增长8.40%,市场份额居本土EDA企业首位。
2、公司产品实力受到业界的广泛认可公司是国内最早从事EDA研发的企业之一,多年来始终专注于EDA工具软件的开发、销售及相关服务,已经成为国内规模最大、产品线最完整、综合技术实力最强的EDA企业,是“EDA国家工程研究中心”的依托单位。
公司产品实力受到业界的广泛认可,曾荣获“中国电子学会科学技术奖‘技术发明一等奖’”、“中国新型显示产业链贡献奖-创新突破奖”、“第二届集成电路产业技术创新奖(成果产业化奖)”、“中国半导体创新产品和技术奖”、“第八届中国电子信息博览会创新奖”、“中国IC设计成就奖之年度产业杰出贡献EDA公司”、“第十九届‘中国芯’首届EDA专项优秀创新技术奖”、“中国芯优秀支撑服务企业奖”、“2024年度新型显示产业链贡献与协同创新项目-创新突破项目”等多项荣誉。
凭借优质的产品与服务,公司与国内外芯片设计主要企业、晶圆制造代工主要企业、平板显示电路设计主要企业均建立了良好的业务合作关系,并通过持续的技术优化和产品迭代稳定与深化客户合作。
3、依托领先的科研实力承担多项国家重大项目EDA行业作为典型的技术驱动型行业,突出的研发实力是奠定市场地位的基础。
近年来,公司研发并掌握了多项核心EDA技术,具备行业领先的技术优势。
公司凭借核心技术实力以及在行业的领先地位,先后承担了诸多国家级重大科研项目,其中包括国家“核心电子器件、高端通用芯片及基础软件产品”重大科技专项中的“先进EDA工具平台开发”与“EDA工具系统开发及应用”课题项目以及科技部重点专项“超低电压高精度时序分析技术”和“EDA创新技术研究”课题项目等。
(六)主要的业绩驱动因素报告期内,公司紧紧围绕2025年度经营目标,积极开展各项工作,截至2025年12月31日,营业收入132,497.66万元,同比增长8.40%。
主要因素如下:1、持续开展技术产品创新,巩固市场地位公司作为技术驱动型企业,技术产品创新是公司高质量发展的源动力。
公司广纳各类人才,不断加强对人才的培养,加快产品的布局和技术的研究改进,在推动既有产品迭代升级的同时,积极开展短板技术的攻关工作,扩充产品版图,提升产品质量;在巩固已有优势市场的前提下,积极探索新的业务增长点。
同时,进一步加大对创新技术的专利布局和申请,截至2025年12月31日,公司共拥有已授权专利402项,已获软件著作权186项。
2、不断提升产品发布质量标准,产品质量得到客户认可公司始终致力于质量管理体系的持续改进和研发流程的不断优化,以确保产品质量达到更高标准。
公司不断提升产品发布质量标准,同时加大监管力度,这不仅显著提升了产品质量,还赢得了客户的广泛认可和高度信任。
3、不断加强区域战略协同,积极拓展新客户公司总部设立在北京,同时在美国、韩国、香港以及国内的上海、南京、成都、深圳、西安、武汉、天津、重庆等地设立了子公司,各地子公司团队规模不断增长,在补充研发力量的同时,强化了与当地客户的互动,提升了服务的及时性和客户满意度。
同时,通过与客户合作的深度和广度不断加深,能够更迅速准确的了解客户需求,为设计出更具有竞争力、满足客户实际需求的EDA产品提供了有力的保障,也为进一步扩展各地的客户群体提供了强有力的支撑。
4、不断加强员工团队建设,保障公司稳定发展EDA属于多学科交叉领域,是算法密集型的大型工业软件系统,其开发过程需要计算机、数学、物理、电子电路、工艺等多种学科和专业的高端人才,对人才的综合技能要求很高。
培养一名EDA研发人才,从高校课题研究到从业实践的全过程往往需要10年左右的时间。
为了满足公司业务发展需要的EDA人才的质量和数量要求,公司一方面加强各类专业技术培训,做好员工的用、育、留工作;另一方面加强与高校的合作,注重校企联合培养,加大EDA人才的培养的广度及力度。
通过加强员工团队建设,保障了公司的长期、持续、健康发展和业绩提升。
报告期内,公司实现营业收入13.25亿元,较去年增长8.40%;实现净利润0.61亿元,较去年下降44.30%;营业收入创历史新高。
2009年5月22日,华大集团、刘伟平、吕霖、王勇、杨俊祺共同出资4,000万元设立九天有限。
其中,华大集团以货币方式出资3,000万元,刘伟平以货币方式出资400万元,吕霖、王勇、杨俊祺分别以货币方式出资200万元。
2009年5月22日,利安达会计师事务所有限责任公司出具《北京华大九天软件有限公司验资报告》(利安达验字[2009]第A1024号),审验截至2009年5月21日,九天有限已收到股东缴纳的出资3,200万元,其中华大集团出资3,000万元,刘伟平出资80万元,吕霖、王勇、杨俊祺分别出资40万元。
2009年5月26日,九天有限完成公司设立工商登记。
公司由中国电子有限、九创汇新、上海建元、中电金投、大基金、中小企业基金、深创投、疌泉投资8家企业作为发起人,由九天有限于2020年12月整体变更设立股份有限公司。
2020年11月15日,大信会计师出具《审计报告》(大信审字[2020]第14-00123号),确认截至2020年10月31日,九天有限经审计的净资产为人民币873,712,397.51元。
2020年11月17日,中企华出具《北京华大九天软件有限公司拟整体改制为股份有限公司所涉及的北京华大九天软件有限公司股东全部权益价值资产评估报告》(中企华评报字(2020)第1677号),确认截至2020年10月31日,九天有限净资产评估值为97,993.44万元,该评估结果已经中国电子集团备案(备案号:6947ZGDZ2020099)。
2020年12月9日,经九天有限股东会审议通过,以九天有限截至2020年10月31日经审计的净资产按照1:0.497135的比例折合成434,353,414股,每股面值1.00元,溢价部分439,358,983.51元作为公司资本公积。
2020年12月11日,华大九天召开创立大会暨第一次股东大会。
2020年12月16日,华大九天完成工商登记,股份公司正式成立,注册资本为434,353,414元。
2018年8月24日,经九天有限股东会审议通过,九天有限与股东中国电子集团、国投高科、九创汇新、中小企业基金、深创投及投资者大基金、疌泉投资签署增资合同书,中国电子集团、九创汇新、中小企业基金、深创投、大基金及疌泉投资以共计22,000.00万元认购九天有限新增注册资本4,417.6707万元,溢价部分计入公司的资本公积。
中京民信评估以2017年12月31日为评估基准日,就本次增资进行了评估,并出具了《北京华大九天软件有限公司拟进行增资涉及的北京华大九天软件有限公司股东全部权益价值资产评估报告》(京信评报字(2018)第199号),本次增资作价以该评估报告的评估结果为参考依据,九天有限的股东全部权益价值评估结果为63,740.61万元,该评估结果已经中国电子集团备案(备案编号:2017ZGDZ2018043)。
2018年12月4日,中国电子集团出具《关于划转北京华大九天软件有限公司股权的通知》(中电资[2018]612号),同意将中国电子集团持有的九天有限33.45%股权划转给中国电子有限。
2018年12月4日,经九天有限股东会审议通过,中国电子集团与中国电子有限签署股权划转协议。
本次股权无偿划转以信永中和会计师事务所(特殊普通合伙)出具的《审计报告》(XYZH/2018XAA40063号)确认的九天有限截至2017年12月31日的净资产值为参考依据。
2019年2月1日,北京产权交易所出具《企业国有资产交易凭证》,对本次股权无偿划转予以确认。
2019年2月25日,九天有限完成本次股权无偿划转工商变更登记。
2018年10月17日,经九天有限股东会审议通过,同意国投高科将其持有的17.42%股权在产权交易市场进行挂牌转让并公开征集受让方。
2019年3月29日,国投高科与上海建元签署了《上海市产权交易合同》,约定国投高科将其持有的九天有限17.42%股权以19,440.00万元的价格转让给上海建元。
中京民信以2018年9月30日为评估基准日,就本次股权转让进行了评估,并出具了《国投高科技投资有限公司拟转让持有的北京华大九天软件有限公司3,000万元股份(17.42%股权)价值项目资产评估报告》(京信评报字(2018)第475号)。
本次股权转让以该评估报告的评估结果为参考依据。
2019年12月31日,经九天有限股东会审议通过,九天有限与股东中国电子有限、九创汇新、上海建元、大基金、中小企业基金、深创投、疌泉投资及投资者中电金投签署增资合同书,九创汇新、中小企业基金、深创投及中电金投以共计29,250.00万元认购九天有限新增注册资本4,500.00万元,溢价部分计入公司的资本公积。
中京民信以2019年9月30日为评估基准日,就本次增资进行了评估,并出具了《北京华大九天软件有限公司拟进行增资涉及的北京华大九天软件有限公司股东全部权益价值资产评估报告》(京信评报字(2019)第077号)。
本次增资以该评估报告的评估结果为参考依据,九天有限的股东全部权益价值评估结果为111,846.73万元,该评估结果已经中国电子集团备案(备案编号:6580ZGDZ2019076)。
2020年7月6日,九天有限完成本次增资工商变更登记。